flip flop SR e JK

Materie:	Appunti
Categoria:	Elettronica
Download:	526
Data:	09.11.2005
Numero di pagine:	3
Formato di file:	.doc (Microsoft Word)

Frasconi Laboratorio di elettronica 30/09/2005
Carlotta Itis “G. Ferraris” Relazione n°
4bi San Giovanni Valdarno 1
OGGETTO = Flip flop SR con porta nor e Flip flop JK come divisore di frequenza
STRUMENTI E MATERIALI USATI = basetta,fili elettrici,cavi di collegamento,led,resistenze 330
Ohm,oscilloscopio,alimentatore,integrato 7402 e 7476
I circuiti digitali si dividono in:
1. combinatori(dove il valore dell’uscita dipende solo dal valore dei bit applicati in ingresso);
2. sequenziali(in cui il valore dell’uscita dipende dagli ingressi applicati e dallo stato logico precedente della stessa uscita: pertanto,dovendo ricordare il suo stato precedente possiede 1 o più elementi di memoria);
Nei circuiti sequenziali,l’eventuale cambiamento di stato di un flip-flop non si fa coincidere con l’istante in cui di modificano i valori gli ingressi ma con l’istante in cui un altro ingresso,detto di sincronismo o di clock(CK),va a 0 o a 1.Un flip-flop che funziona col clock viene detto sincronizzato.Altrimenti si diceasincrono.Il clock può essere attivo su quattro livelli logici:
ATTIVO A LIVELLO LOGICO 1,
ATTIVO A LIVELLO LOGICO 0,
SUL FRONTE DI SALITA,
SUL FRONTE DI DISCESA.
1. Il flip-flop SR è il dispositivo di memoria più semplice.Ha due ingressi chiamati Set e Reset (Set(S) = attivazione, Reset(R) = disattivazione) ed una uscita chiamata Q e Q(cioè lo stato negato di Q).
(Fig.1)
Combinazione SR = 00:
L’uscita conserva lo stato precedente(Q =Q0)
Combinazione SR = 01:
Ponendo R =1, l’uscita Q si porta a 0 indipendentemente dallo stato precedente.
Combinazione SR = 10:
Ponendo S = 1,l’uscita Q si porta a 1
Combinazione SR = 11
Tale combinazione và evitata perché dal punto di vista logico è un incongruenza: è perciò chiamata condizione proibita.
2. Il flip.flop JK ha anch’esso due ingressi denominati rispettivamente JK che operano in modo analogo agli ingressi Set,Reset con la differenza che se J = 1 e K = 1 la configurazione non è più proibita ma possibile:si ha il cambio di stato(cioè se è a 1 và a 0 e viceversa)
J
K
Qn
Qn+1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
1
(Tabelle di verità.Nei due circuiti la solo differenza stà nel momento di sincronismo)
Nella prima prova abbiamo creato un flip-flop SR utilizzando l’integrato 7402 con porte NOR. Nella nostra esperienza il flip-flop SR è asincrono in quanto assente il momento di sincronismo o clock.Per realizzare la nostra esperienza abbiamo costruito il circuito lo schema elettrico:i led erano collegati all’uscita e in base a come erano(accesi/spenti) ci dicevano se l’uscita aveva valore 1 o 0 .Dopodichè avendo fatto le dovute considerazioni abbiamo determinato la tabella SET-RESET(fig.1).Abbiamo confrontato la tabella della pratica con quella della teoria e possiamo affermare che l’esperienza è positiva.
Nella seconda prova volevamo creare un flip-flop JK come divisore di frequenza.Oltre agli ingressi J e K ci sono altri due ingressi supplementari,che servono per inizializzare il sistema e sono attivi a livello basso quindi se li metto entrambi a 0 li disattivo e che non risentono del momento di sincronismo:PRESET(PR dispositivo alto) e CLEAR(CL dispositivo basso).Per fare la prova come prima cosa abbiamo costruito il circuito collegandolo anche all’oscilloscopio( strumento che permette di visualizzare il segnale con un onda in questo caso quadra)per verificarne la funzionalità.Prima abbiamo preso in esame il Flip-flop JK visualizzandolo sull’oscilloscopio e poi abbiamo collegato l’uscita del primo flip-flop con il clock del secondo flip-flop.Abbiamo cosi costruito un flip-flop divisore di frequenze.Oltre a notare sull’oscilloscopio che la frequenza raddoppiava abbiamo anche calcolato su carta l’effettivo cambiamento del periodo(T) e della frequenza(f)
1°flip-flop
Divisioni = 4.6
T=4.6*0.1(DIV/TIME)*10-3= 0.46 ms
f=1/T=103/0.46=2173 Hz
2°flip-flop
Divisioni =4.6
T=4.6*0.2(DIV/TIME)*10-3= 0.92 ms
f=1/T=103/0.92=1086 Hz
Frequenza 4x
Divisioni = 5.9
T=5.9*0.2 (DIV/TIME)*10-3= 1.16 ms
f=1/T=103/1.16=847 Hz
Come si può notare dai calcoli la divisione di frequenza 2x risulta esatta,mentre la divisione 4x non torna in quanto modificato l’ampiezza del segnale.Possiamo comunque affermare che l’esperienza è riuscita.