Multiplexer digitale a due linee

Materie:Appunti
Categoria:Sistemi

Voto:

2.5 (2)
Download:150
Data:17.07.2007
Numero di pagine:2
Formato di file:.doc (Microsoft Word)
Download   Anteprima
multiplexer-digitale-due-linee_1.zip (Dimensione: 21.02 Kb)
trucheck.it_multiplexer-digitale-a-due-linee.doc     42.5 Kb
readme.txt     59 Bytes



Testo

RELAZIONE TECNICA
Lo scopo dell’esperienza effettuata in laboratorio è stato quello di progettare un multiplexer digitale a due linee. Questo è un dispositivo in gradi di selezionare un singolo segnale di ingresso in base alla variazione dei valori dei vari selettori. In generale il multiplexer digitale è in grado di far condividere la capacità di un segnale tra più canali disponibili. La sua azione infatti, è quella di agire sul segmale stesso indipendentemente dal mezzo che egli attraversa . Come si può notare dallo schema a blocchi di una catena di acquisizione dati, il segnale, dopo essere stato filtrato e convertito, passa da un multiplexer, il quale presenta in ingresso i segnali digitali provenienti da più reti di acquisizione. Nella fase successiva esso, trasferisce tutti i segnali di ingresso al sistema di elaborazione, formato da un microcontrollore, il quale acquisisce ed elabora i dati, li trasmette ai dispositivi di uscita. Tale catena di acquisizione è visibile nella figura seguente(fig.1).
Fig.1

Come visibile, il multiplexer da noi adoperato presenta due segnali di ingresso, C0e C1, un selettore S e un segnale di abilitazione E, come in figura(fig.2).
Fig.2
come sappiamo, il numero di ingressi del selettore è calcolabile attraverso la formula
Il numero di segnali del selettore quindi sarà pari a 8 e quindi di conseguenza avremo 8 valori di uscita possibili, come visibile nella seguente tabella di verità(fig3).
Fig.3
S
C0
C1
Y

1

1

1

1
1
1
1

1

1
1
1
1

1
1
1
1
Come si può notare, nel caso in cui il livello logico del selettore è pari a 1, l’uscita Y sarà pari a C1, mentre nel caso in cui il livello logico del selettore sarà 0, la stessa uscita Y sarà pari a C0. Inoltre è possibile affermare che se il livello logico del segnale E(enable) è pari a 1, allora il multiplexer sarà abilitato; nel caso in cui invece, il livello logico dell’enable è pari a 0, il multiplexer sarà disabilitato. Nel primo caso si avranno determinati valori di sucita, mentre nel secondo l’uscita sarà pari a 0. La tabella di verità può anche essere rappresentata attraverso la mappa di Karnaugh, in modo tale da poter semplificare la funzione di Bode in modo più semplice che con quello algebrico. Tale mappa di Karnaugh sarà uguale a:
Dalla mappa si può ricavare anche il circuito elettrico realizzabile con porte logiche visibile nella figura seguente(fig4).
Pertanto la Y finale sarà pari a:

Esempio