Multiplexer-Demultiplexer

Materie:Tesina
Categoria:Elettronica
Download:928
Data:17.05.2005
Numero di pagine:14
Formato di file:.doc (Microsoft Word)
Download   Anteprima
multiplexer-demultiplexer_1.zip (Dimensione: 124.73 Kb)
trucheck.it_multiplexer-demultiplexer.doc     576 Kb
readme.txt     59 Bytes



Testo

LABORATORIO DI ELETTRONICA
RELAZIONE
N. 4
DATA
17\03\2004
NOME
CIAMPICONI
STEFANO
CLASSE
3B EN
PROFESSORI
prof. Lazzarini
prof. Ciocchetti
COMPONENTI DEL GRUPPO
Betti Alberto, Ciampiconi Stefano, Smacchia Mattia, Saudelli Alessandro.
DATA DI CONSEGNA
Giovedì 18 Marzo 2004
OBIETTIVI
1) DECODER BCD/7 SEGMENTI
• Analizzare, consultando i data sheet relativi, le caratteristiche degli integrati 9368, 4511, 7447 e 7448.
• Dopo aver attentamente osservato le t.d.v. dei suddetti integrati, realizzare con essi un circuito di visualizzazione ad una cifra, utilizzando un opportuno display.
• Analizzando attentamente tutte le funzioni del suddetto integrato, disegnare con schema a blocchi, un decoder con visualizzazione a più cifre (almeno tre), con spegnimento degli zeri non significativi (facoltativo).
• Documentare le relative caratteristiche, in particolare modo le t.d.v. di ciascun integrato confrontandole e stabilire in quali casi è preferibile utilizzare un decoder invece degli altri.
2) MULTIPLEXER – DEMULTIPLEXER
• Verificare sperimentalmente, dopo avere attentamente analizzato i data-sheet
il funzionamento del multiplexer contenuto nel 74151 e del demultiplexer contenuto nel 74138.
• Verificare,indicando il modo per utilizzare il decoder 74138 come demultiplexer.
• Risolvere il problema di seguito proposto, utilizzando il mux 74150 e successivamente con il 74153.
In una stazione ferroviaria dal binario B sta giungendo un treno ; occorre azionare gli scambi S1 e S2 in modo da convogliarlo sul binario B1 o B2 o B3 a condizione che il binario verso il quale il treno viene indirizzato sia sicuramente libero; se tale condizione non si verifica, occorre azionare un segnale di allarme.
Si convenga di indicare con zero la condizione di binario sgombro e con uno quello di binario impegnato; si convenga poi di indicare con zero la condizione dello scambio S1 se indirizza il treno verso il binario B1, e con uno se lo indirizza verso lo scambio S2 se indirizza il treno verso il binario B2, con uno se lo indirizza verso il binario B3. Progettare la rete logica per il comando dell’allarme.
B3
S2
B2

B S1 B1
STUMENTI UTILIZZATI
SCHEDA DI LAVORO DIDAC 1: è una basetta che ha come funzione l’inserimento dei circuiti integrati in modo da consentire il passaggio di corrente secondo le porte che vi vengono inserite.
DIDAC 2: è sempre una basetta che svolge le stesse funzioni della DIDAC 1, però in aggiunta contiene uno swich (per la determinazione del segnale H o L, +5V o 0V) e numerosi dispositivi di segnale quali diodi led.
In entrambe le DIDAC l’alimentazione avviene tramite il collegamento di una alla torretta d’alimentazione, e l’altra si collega a quest’ultima.
CIRCUITI INTEGRATI TTL E CMOS: si tratta di chip alimentati da una tensione costante di 5V ± 2,5 e da corrente continua. Oltre alla famiglia dei TTL esiste quella dei circuiti integrati CMOS (possono funzionare con una tensione variabile tra i 3V e i 18V), che consumano meno energia dei TTL e quindi dissipano meno calore però sono più lenti. Inoltre bisogna dire che la famiglia TTL viene classificata contrassegnandola con la sigla 74 per i componenti di uso commerciale, mentre con la sigla 54 per i componenti di uso militare. Esiste anche un eccezione: il 74HC. Quest’ultimo infatti è un CMOS che funziona ad un alta frequenza.
PREMESSE TEORICHE
CIRCUITI DI CODIFICA: i circuiti di codifica o encoder, sono caratterizzati da n ingressi e m uscite. Ad un dato istante, un solo ingresso può essere attivo e ad esso corrisponde un determinato stato delle uscite.
Essendo m le linee di uscita, le combinazioni realizzabili sono: 2m e quindi gli ingressi possono al massimo essere n = 2m , affinché ad ogni ingresso corrisponda una sola combinazioni delle variabili d’uscita. Può essere n < 2m , nel qual caso alcune combinazioni di uscita non sono utilizzate.
Esistono inoltre i codificatori con priorità, o priority encoder, che hanno la caratteristica di assegnare un ordine di priorità agli ingressi; se sono attivi due o più ingressi contemporaneamente, all’uscita si ha il codice corrispondente all’ingresso che ha priorità più alta.
Esempi di applicazione degli encoder sono:
• La conversione di codice ( ad esempio, la conversione decimale\binario consente di trasformare un numero decimale in forma binaria, in modo da poterlo utilizzare nei sistemi digitali).
• La codifica di tasti di una tastiera ( alla pressione di un tasto corrisponde la generazione di un codice standard, che il sistema a microprocessore deve essere in grado di interpretare).
CIRCUITI DI DECODIFICA: i circuiti di decodifica o decoder sono caratterizzati da n ingressi e m uscite. Ad ogni combinazione dei livelli degli ingressi corrisponde l’attivazione di una e una sola linea d’uscita.
Il numero m delle linee di uscita è al massimo 2n; generalmente si hanno 4, 8, 16, uscite.
I circuiti di decodifica sono realizzati utilizzando porte AND o NAND; generalmente sono presenti ingressi di abilitazione, indicati con G o E ( enable ) o S ( strobe ).
Esempi di applicazione dei decoder sono:
• Decodifica o conversione di codici. Ad esempio, un circuito di decodifica consente di effettuare la conversione BCD/decimale.
• Decodifica per display. Ad esempio, un tipo di display diffuso per la visualizzazione dei numeri decimali e del tipo a sette segmenti. I circuiti di decodifica permettono di visualizzare sul display i numeri decimali corrispondenti ai numeri BCD.
• Generazione di funzioni. I decoder permettono di generare funzioni come una rete di circuiti combinatori.
MULTIPLEXER: i multiplexer, detti anche MUX o data selector, sono dispositivi dotati di n ingressi ed una sola uscita Y ; scelto un ingresso, hanno la proprietà di trasmettere alla linea di uscita i dati presenti all’ingresso stesso.
Gli ingressi vengono scelti tramite gli ingressi di selezione detti anche selettori(S); in base alla combinazione dei selettori,corrisponde la connessione di una linea di ingresso all’uscitaY . Il numero n di ingressi dovrà essere quindi n ≤ 2s
I3
I2 SW Y
I1
I0
l’interruttore ruotante sw, a seconda della sua posizione angolare, connette uno degli ingressi I0, I1 , I2 , I3, all’uscita Y; nell’esempio della figura precedente i dati provenienti dall’ingresso I0 sono trasmessi alla linea di uscita Y
DEMULTIPLEXER: i demultiplexer, detti anche DMUX o data distributor, sono dispositivi con un solo ingresso e più uscite; il segnale d’ingresso è trasmesso ad un’uscita, scelta in base ai livelli degli ingressi di selezione. La loro funzione è pertanto opposta a quella dei multiplexer. Il termine data distributor mette in rilievo il fatto che i dati d’ingresso possono essere distribuiti su più uscite. Se s è il numero dei bit del codice di selezione , le uscite indirizzabili sono al massimo 2s; il numero n delle uscite deve essere pertanto inferiore a 2s: n ≤ 2s
4511
9368
RELAZIONE
Come si può vedere precedentemente questa esperienza è divisa in due parti.
1) DECODER BCD/7 SEGMENTI
In questo primo obiettivo, non c’é niente riguardante la progettazione. Infatti noi abbiamo solamente verificato il funzionamento dei decoder BCD/7 segmenti richiesti cioè: 9368, 4511, 7447, 7448. Per fare ciò abbiamo seguito attentamente le tabelle della verità dei relativi C.I. e abbiamo fatto molta attenzione al tipo di display da collegare al decoder. Infine per ogni circuito integrato abbiamo realizzato un circuito di visualizzazione a una cifra.
Qui sotto sono riportate le descrizioni e le tabelle della verità dei relativi C.I. grazie alle quali abbiamo completato la prova.
4511
Il 4511 è un circuito integrato CMOS che svolge la funzione di decoder BCD\7 segmenti cioè permette di visualizzare su un display ( 7 segmenti a catodo comune) i numeri decimali corrispondenti ai numeri BCD . Il funzionamento di questo decoder è molto semplice: grazie ai 4 ingressi (A,B,C,D) decidiamo la cifra da visualizzare sul display come nel C.I. successivo . A differenza del 9368 però le cifre visualizzabili vanno da 0 a 9. Inoltre si può notare la presenza di 3 ingressi particolari:
LE (latch enable):quando attivato l’ultima cifra visualizzata rimane fissa sul display.
BI (blanking input):attivo basso, se collegato a massa spegne tutti i LED del display.
LT (lamp test): attivo basso serve a verificare il corretto funzionamento del display poiché se viene attivato accende tutti i LED .
INPUTS
OUTPUTS
LE
BI
LT
D
C
B
A
a
b
c
d
e
f
g
Display
X
X

X
X
X
X
1
1
1
1
1
1
1
B
X

1
X
X
X
X



1
1

1
1
1
1
1
1

1
1

1

1
1

1

1
1

1

1
1

1
1

1
2

1
1

1
1
1
1
1
1

1
3

1
1

1

1
1

1
1
4

1
1

1

1
1

1
1

1
1
5

1
1

1
1

1
1
1
1
1
6

1
1

1
1
1
1
1
1

7

1
1
1

1
1
1
1
1
1
1
8

1
1
1

1
1
1
1

1
1
9

1
1
1

1



1
1
1

1
1



1
1
1
1



1
1
1
1

1



1
1
1
1
1



1
1
1
1
1
1


1
1
1
X
X
X
X


9368
Il dispositivo 9368 è un decoder, che accetta al suo ingresso un codice binario a 4 bit, e lo converte in uscita in corrente idonea a pilotare un display 7 segmenti catodo comune; i dati di ingresso possono essere memorizzati attivando un ingresso detto di latch o di memorizzazione.
Come si può vedere dalla tabella il 9368 è dotato di 4 ingressi (A0 A1 A2 A3)per la determinazione del codice binario relativo al numero decimale che si vuole visualizzare sul display. Il decoder fornisce un uscita in formato esadecimale, mediante l’attivazione di quelle uscite che, quando il decoder è connesso ad un display a 7 segmenti, determinano l’accensione dei corrispondenti segmenti. Quindi noi abbiamo 16 combinazioni possibili, ovvero da 0 a F.
Anche qui possiamo notare ingressi e uscite particolari:
LE: attivo basso; è l’ingresso di abilitazione dei latch
RBI: ( Rippple Blanking Impu t)attivo basso:consente di spegnere gli zeri non significativi prima e dopo la virgola, nei numeri a più cifre.
RBO: ( Rippple Blanking Output) attivo basso; è connesso all’ingresso di blanking del decoder corrispondente alla cifra immediatamente meno significativa.
Gli ingressi RBI e LE sono collegati a massa mentre RBO è rimasto scollegato; infatti la sua funzione è quella di non fare visualizzare gli zeri non significativi ma tale opzione non è stata da noi utilizzata in quanto lavoravamo con un solo display.
BINARY STATE
INPUTS
OUTPUTS
DISPLAY
LE
RBI
A3
A2
A1
A0
a
b
c
d
e
f
g
RBO
-
H

X
X
X
X
STABLE
H
STABLE

L
L
L
L
L
L
L
L
L
L
L
L
L
L
BLANK

L
H
L
L
L
L
H
H
H
H
H
H
L
H

1
L
X
L
L
L
H
L
H
H
L
L
L
L
H
1









2
L
X
L
L
H
L
H
H
L
H
H
L
H
H
2
3
L
X
L
L
H
H
H
H
H
H
L
L
H
H
3
4
L
X
L
H
L
L
L
H
H
L
L
H
H
H
4
5
L
X
L
H
L
H
H
L
H
H
L
H
H
H
5









6
L
X
L
H
H
L
H
L
H
H
H
H
H
H
6
7
L
X
L
H
H
H
H
H
H
L
L
L
L
H
7
8
L
X
H
L
L
L
H
H
H
H
H
H
H
H
8
9
L
X
H
L
L
H
H
H
H
L
L
H
H
H
9
10
L
X
H
L
H
L
H
H
H
L
H
H
H
H
A









11
L
X
H
L
H
H
L
L
H
H
H
H
H
H
B
12
L
X
H
H
L
L
H
L
L
H
H
H
L
H
C
13
L
X
H
H
L
H
L
H
H
H
H
L
H
H
D
14
L
X
H
H
H
L
H
L
L
H
H
H
H
H
E
15
L
X
H
H
H
H
H
L
L
L
H
H
H
H
F
X
X
X
X
X
X
X
L
L
L
L
L
L
L
L
BLANK
7447
Il 7447 è un circuito di decodifica BCD/7 segmenti , con uscite attive a livello basso. Il principio di funzionamento è simile al 9368: differisce da questo perché fa visualizzare solo le cifre da 0 a 9 e inoltre deve essere accompagnato da display esclusivamente a anodo comune che a differenza di quello a catodo comune ha gli ingrassi attivi bassi. Qui sotto è rappresentata la relativa T.D.V.
DECIMAL
INPUTS
OUTPUTS

LT
RBI
A3
A2
A1
A0
BI/RBO
a
b
c
d
e
f
g
NOTE

H
H
L
L
L
L
H
L
L
L
L
L
L
H
1
1
H
X
L
L
L
H
H
H
L
L
H
H
H
H
1
2
H
X
L
L
H
L
H
L
L
H
L
L
H
L

3
H
X
L
L
H
H
H
L
L
L
L
H
H
L



4
H
X
L
H
L
L
H
H
L
L
H
H
L
L

5
H
X
L
H
L
H
H
L
H
L
L
H
L
L

6
H
X
L
H
H
L
H
H
H
L
L
L
L
L

7
H
X
L
H
H
H
H
L
L
L
H
H
H
H

8
H
X
H
L
L
L
H
L
L
L
L
L
L
L



9
H
X
H
L
L
H
H
L
L
L
H
H
L
L

10
H
X
H
L
H
L
H
H
H
H
L
L
H
L

11
H
X
H
L
H
H
H
H
H
L
L
H
H
L

12
H
X
H
H
L
L
H
H
L
H
H
H
L
L

13
H
X
H
H
L
H
H
L
H
H
L
H
L
L


H
X

14
H
X
H
H
H
L
H
H
H
H
L
L
L
L

15
H
X
H
H
H
H
H
H
H
H
H
H
H
H

BI
X
X
X
X
X
X
L
H
H
H
H
H
H
H
2
RBI
H
L
L
L
L
L
L
H
H
H
H
H
H
H
3
LT
L
X
X
X
X
X
H
L
L
L
L
L
L
L
4
7448
Il 7448 è un circuito di decodifica BCD/7 segmenti che ha praticamente lo stesso funzionamento dei precedenti C.I. illustrati . Questo decoder come il 7447 deve essere collegato ad un display a catodo comune.
Qui sotto è rappresentata la relativa T.D.V.

INPUTS
OUTPUTS

LT
RBI
A3
A2
A1
A0
BI/RBO
a
b
c
d
e
f
g
NOTE

H
H
L
L
L
L
H
H
H
H
H
H
H
L
1
1
H
X
L
L
L
H
H
L
H
H
L
L
L
L
1
2
H
X
L
L
H
L
H
H
H
L
H
H
L
H

3
H
X
L
L
H
H
H
H
H
H
H
L
L
H










4
H
X
L
H
L
L
H
L
H
H
L
L
H
H

5
H
X
L
H
L
H
H
H
L
H
H
L
H
H

6
H
X
L
H
H
L
H
L
L
H
H
H
H
H

7
H
X
L
H
H
H
H
H
H
H
L
L
L
L

8
H
X
H
L
L
L
H
H
H
H
H
H
H
H










9
H
X
H
L
L
H
H
H
H
H
L
L
H
H

10
H
X
H
L
L
L
H
L
L
L
H
H
L
H

11
H
X
H
L
H
H
H
L
L
H
H
L
L
H

12
H
X
H
H
H
L
H
L
H
L
L
L
H
H

13
H
X
H
H
L
H
H
H
L
L
H
L
H
H










14
H
X
H
H
H
L
H
L
L
L
H
H
H
H

15
H
X
H
H
H
H
H
L
L
L
L
L
L
L

BI
X
X
X
X
X
X
L
L
L
L
L
L
L
L
2
RBI
H
L
L
L
L
L
L
L
L
L
L
L
L
L
3
LT
L
X
X
X
X
X
H
H
H
H
H
H
H
H
4

2) MULTIPLEXER E DEMULTIPLEXER
In questo secondo obiettivo abbiamo analizzato i multiplexer e i demultiplexer. Dato che abbiamo già spiegato nelle premesse teoriche il funzionamento dei multiplexer e demultiplexer, possiamo subito iniziare con la verifica dei suddetti C.I. Per fare questo prima abbiamo attentamente osservato i data-scheet
Qui sotto sono riportate le descrizioni e le tabelle della verità dei relativi MUX e DEMUX grazie alle quali abbiamo completato la prova.
74151
Il MUX 74151 è un multiplexer formato da 8 linee di ingresso e due uscite Y e W, che sono l’una il complemento dell’altra. In questo modo aumenta la flessibilità del multiplexer che può essere utilizzato in circuiti in cui sono richieste sia l’uscita negata che l’uscita non negata , senza dover aggiungere una porta NOT. Inoltre questo C.I. possiede un’ ingresso di abilitazione G (strobe) attivo basso. Come spiegato prima, gli 8 ingressi di questo multiplexer possono essere collegati all’uscita Y solo una volta; la scelta è determinata dallo stato dei selettori S0, S1 e S2 e quando questo avviene in uscita abbiamo il bit presente nell’ingresso selezionato.
INPUTS
OUTPUTS
SELECT
STROBE
Y
W
S0
S1
S2
G
X
X
X
1

1

I0
I0

1

I1
I1

1

I2
I2

1
1

I3
I3
1

I4
I4
1

1

I5
I5
1
1

I6
I6
1
1
1

I7
I7
74138 ( Punto B del nostro obiettivo)
Come si può notare ad un primo occhio alla tabella della verità il 74138 è un decoder/demultiplexer. L’integrato è caratterizzato da tre ingressi di selezione: E1 e E2 attivi bassi e E3 attivo alto. Per abilitare questo circuito occorre pertanto portare E1 e E2 entrambi a livello basso e E3 a livello alto. Nel caso in cui si voglia utilizzare il decoder come demultiplexer i dati di ingresso possono essere applicati ad uno degli ingressi di abilitazione. I selettori sono indicati con A2 A1 e A0 e determinano l’attivazione di una sola linea di uscita. Le linee di uscita sono attive a livello basso e quindi, come si vede dalla T.D.V, ad ogni combinazione degli ingressi di selezione corrisponde il livello basso sulla corrispondente linea di uscita.
INPUTS
OUTPUTS
E1
E2
E3
A0
A1
A2
O0
O1
O2
O3
O4
O5
O6
O7
H
X
X
X
X
X
H
H
H
H
H
H
H
H
X
H
X
X
X
X
H
H
H
H
H
H
H
H
X
X
L
X
X
X
H
H
H
H
H
H
H
H






L
L
H
L
L
L
L
H
H
H
H
H
H
H
L
L
H
H
L
L
H
L
H
H
H
H
H
H
L
L
H
L
H
L
H
H
L
H
H
H
H
H






L
L
H
H
H
L
H
H
H
L
H
H
H
H
L
L
H
L
L
H
H
H
H
H
L
H
H
H
L
L
H
H
L
H
H
H
H
H
H
L
H
H
L
L
H
L
H
H
H
H
H
H
H
H
L
H
L
L
H
H
H
H
H
H
H
H
H
H
H
L
74153
Il circuito integrato 74153 è un multiplexer doppio; è caratterizzato da 4 linee di ingresso, con 2 ingressi di abilitazione separati in ogni multiplexer e due ingressi di selezione comuni. Per quanto riguarda la nostra esperienza abbiamo utilizzato il 74153 come un normale MUX 4-a-1, tralasciando il fatto che si potesse utilizzare in un altro modo. A e B sono i selettori, C0 C1 C2 C3 gli ingressi , G è l’ingresso di abilitazione attivo basso e Y è l’uscita.
SELECT INPUT
DATA INPUTS
STROBE
OUTPUT
A
B
C0
C1
C2
C3
G
Y
X
X
X
X
X
X
H
L
L
L
L
X
X
X
L
L
L
L
H
X
X
X
L
H
L
H
X
L
X
X
L
L
L
H
X
H
X
X
L
H
H
L
X
X
L
X
L
L
H
L
X
X
H
X
L
H
H
H
X
X
X
L
L
L
H
H
X
X
X
H
L
H
Infine, per terminare la nostra prova abbiamo risolto il problema proposto utilizzando il MUX 74150 e successivamente il 74153.
Qui sotto viene riportata la tabella della verità che è la soluzione del sistema.
S1
S2
B1
B2
B3
Y

I0

1

0

1

I1

1
1

1

1
I2

1

1
1

1
1

1
I3

1
1
1
1

1

I4

1

1

1

1

I5

1

1
1

1
1

1
I6

1
1

1
1

1
1
1

1
I7

1
1
1
1
1
1

I8
1

1

1

1

1
I9
1

1
1
1
1

1

I10
1

1

1

1

1
1

1
I11
1

1
1
1
1
1
1

I12
1
1

1
1
1
1

1

I13
1
1

1
1
1
1
1
1

I14
1
1
1

1
1
1
1
1
1

I15
1
1
1
1
1
1

1

Esempio