Circuito combinatorio

Materie:Appunti
Categoria:Elettronica
Download:85
Data:17.10.2001
Numero di pagine:3
Formato di file:.doc (Microsoft Word)
Download   Anteprima
circuito-combinatorio_1.zip (Dimensione: 9.14 Kb)
trucheck.it_circuito-combinatorio.doc     97.5 Kb
readme.txt     59 Bytes



Testo

In un Circuito combinatorioil valore delle uscite dipende solamente dalla combinazione degli ingressi in quel preciso istante.
In un circuito sequenziale il valore delle uscite in un certo istante; dipendono dal loro valore iniziale e del valore assunto dagli ingressi precedenti, e in quello considerato.sono: LATCH, LATCH con ENABLE , FLIP FLOP(o BISTABILI), CONTATORI e REGISTRI.
Logica temporizzata. I latch possono presentare delle alee statiche dovute dai diversi tempi di commutazione delle porte, oppure presentare in ingresso dei disturbi che influiscono sull’uscita in modo definitivo. Per eliminare questo problema si ricorre alla cosidetta logica temporizzata, dove cioè elemento di memoria si chiama flip-flop ed è sincronizzato da un segnale di CLOCK(CK).
Il clock è un’onda quadra. I, il periodo è l’intervallo entro il cui si ripete. f =1/T, la frequenza indica il numero di volte che si ripete l’onda quadra nel periodo di tempo.
P.E.T.-> positive edge triggered
IL flip-flop JK elimina il problema della configuarazione proibita che abbiamo nell’SR.
Master slave, viene chiamato pulse triggered in quanto è comandato dall’impulso completo del CK ed è one-catching(cattura uno). Nel master-slave-data-lockout (MSDL) il master è abilitato sul fronte positivo del clock.
I Contatori sono circuiti sequenziali che contano un certo n° di eventi (impulsi di clock);sono costituiti da flip-flop collegati tra loro. Si dividono in due tipi :Asincroni:Il clock è applicato solo al primo flip-flop; Sincroni Il clock è applicato a tutti i flip-flop.
Contatori sincroni. Procedura per il progetto di un contatore sincrono
1) Diagramma degli stati
2) Tabella di verità
3) Mappe di commutazione per i singoli flip-flop(a partire dalla tabella di eccitazione dei singoli flip-flop).

latch SR nor
latch SR nand e enable
DFFPET
SRFFNET
FFJKPET
FFT
FF SET/RESET DIR
CK
D(S)
Qi
CK
S
R
Qi
CK
J
K
Qi
CK
T
Qi
SD (PR)
RD (CL)
CK
S
R
Qi

x
Qi-1

x
x
Qi-1

x
x
Qi-1

x
Qi-1
****
s
r
Qi
E
s
r
Qi
1
x
Qi-1
1
x
x
Qi-1
1
x
x
Qi-1
1
x
Qi-1
1
1

x
x
Qi-1

Qi-1

x
x
Qi-1

x
Qi-1

x
x
Qi-1

x
x
Qi-1

x
Qi-1
1
1
1
x
x
Qi-1

1

1

Qi-1




Qi-1


Qi-1


Qi-1
1
1
x
x
Qi-1
1

1
1

1


1
1


1
1


1


1
Qi-1
*
1
1

Qi-1
1
1
NO
1
1

1

1


1

1
1
1

1

1
1
1
NO

1
1
NO

1
1
Qi-1
*
1
1
1

1

1
1
1
1
NO
MSDL (master slave)
tabella di eccitazioneJK
1

x
x
x

1
x
x
x
1
Qi-1
Qi
J
K

x
x
x
imp
CK
J
K
Qi

x

x
x
Qi-1

1
1
x
1
x
x
Qi-1
1

x
1


Qi-1
1
1
x



1


1

1


1
1
Qi-1
*

Esempio